掌握FPGA設計細節 核心輔助式除錯加速驗證

作者: Joel Woodward
2007 年 04 月 30 日
【量測實務專欄】   採用FPGA的設計小組,在模擬與原型設計階段間的轉換會變得更順利。FPGA技術具備可程式控制的特性,並能配合規格改變,所以經常是最後才設計的硬體區塊,因此完成設計並在系統中測試該設計,將面臨極大的壓力。由於只有少數的接腳可用來呈現設計內部的能見度,造成除錯大型化,且複雜的FPGA設計可能會產生問題。僅憑直覺而非依賴實際的量測結果,通常只會引發挫折感並使專案進度落後。核心輔助式除錯(Core...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

改善控管機制 網路頻寬資源分配更恰當

2009 年 11 月 02 日

實現更高螢幕解析度 eDP躍居面板介面新主流

2012 年 04 月 02 日

電氣安全/性能驗證考量不同 兩岸電動車馬達標準差異大

2012 年 04 月 12 日

金字塔生產製程方案襄助 製造商克服精密加工變量挑戰

2015 年 06 月 18 日

傳輸頻寬/頻譜效益最大化 LTE三載波聚合技術成主流

2015 年 10 月 05 日

確保LTE訊號穩定 基地台天線測試要仔細

2019 年 03 月 10 日
前一篇
賽普拉斯PSoC評估套件具I<sup>2</sup>C埠擴充功能
下一篇
瑞薩推出SH2A-FPU CPU多重核心技術