掌握FPGA設計細節 核心輔助式除錯加速驗證

作者: Joel Woodward
2007 年 04 月 30 日
【量測實務專欄】   採用FPGA的設計小組,在模擬與原型設計階段間的轉換會變得更順利。FPGA技術具備可程式控制的特性,並能配合規格改變,所以經常是最後才設計的硬體區塊,因此完成設計並在系統中測試該設計,將面臨極大的壓力。由於只有少數的接腳可用來呈現設計內部的能見度,造成除錯大型化,且複雜的FPGA設計可能會產生問題。僅憑直覺而非依賴實際的量測結果,通常只會引發挫折感並使專案進度落後。核心輔助式除錯(Core...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

LED驅動IC效能大幅躍進 中小尺寸背光源全面升級

2008 年 06 月 09 日

實現HD/3D/WDR成像功能 CMOS鏡頭革新IP監控系統

2012 年 07 月 05 日

雙通道同步降壓PWM控制器發功 數位電源管理系統效率升級

2015 年 01 月 17 日

感測器整合拓應用領域  機器人再增十八般武藝

2018 年 05 月 10 日

串聯元件/設備/系統/服務產業鏈 台灣應厚植5G通訊自主技術

2017 年 04 月 10 日

具備高度可靠性/安全性 藍牙滿足工業連網應用需求

2019 年 04 月 04 日
前一篇
賽普拉斯PSoC評估套件具I<sup>2</sup>C埠擴充功能
下一篇
瑞薩推出SH2A-FPU CPU多重核心技術