掌握FPGA設計細節 核心輔助式除錯加速驗證

作者: Joel Woodward
2007 年 04 月 30 日
【量測實務專欄】   採用FPGA的設計小組,在模擬與原型設計階段間的轉換會變得更順利。FPGA技術具備可程式控制的特性,並能配合規格改變,所以經常是最後才設計的硬體區塊,因此完成設計並在系統中測試該設計,將面臨極大的壓力。由於只有少數的接腳可用來呈現設計內部的能見度,造成除錯大型化,且複雜的FPGA設計可能會產生問題。僅憑直覺而非依賴實際的量測結果,通常只會引發挫折感並使專案進度落後。核心輔助式除錯(Core...
》想看更多內容?快來【免費加入會員】【登入會員】,享受更多閱讀文章的權限喔!
標籤
相關文章

歐盟環保指令層出不窮 EuP指令最新發展不可輕忽

2009 年 01 月 23 日

漫遊/向下相容成圭臬 LTE晶片規格競賽開打

2011 年 09 月 01 日

低功率能量採集技術建功 無線感測器維護成本大降

2014 年 01 月 12 日

連結多種運算核心 HSA架構提高處理器能源效率

2014 年 09 月 25 日

GaN/SiC開關元件助陣 PV逆變器安全/性能大躍進

2017 年 05 月 27 日

波束成型挑戰多 AI確保5G訊號收發性能

2018 年 11 月 19 日
前一篇
賽普拉斯PSoC評估套件具I<sup>2</sup>C埠擴充功能
下一篇
瑞薩推出SH2A-FPU CPU多重核心技術